🔘 Packaging 후에 열저항(R_th) / 전기저항(R_(DS)ON) 예측
🔘 Chip의 Equivalent resistivity 예측
🔘 (추후 제공 예정) 열적 임피던스 Z_th 예측 서비스

• Packaging공정 변화에 따른 열, 전기, 전자의 구조 변화를 가상으로 분석합니다.
• Packaging공정에 사용되는 여러가지 파라미터를 변화시켜가며 패키지 되었을 때의 성능적으로 최적의 패키징 공정을 예측 가능합니다.
• Chip을 실장한 가상 Packaging을 활용하여 R_thJ-C, R_(DS)ON 등 다양한 반도체 특성을 예측 가능합니다.

• 파라미터를 가상으로 변화시켜가며 칩의 성능을 평가합니다.
• 패키지 재료의 열 전도도나 칩과 패키지 간의 전기적 연결성 등을 변화시켜가며 어떻게 성능이 변화하는지 예측합니다.
• 시뮬레이션을 통해 최적의 패키징 공정을 예측하고, 높은 열 전달 효율과 안정적인 전기 연결을 달성할 수 있습니다.